数据中心互连技术演变：光进铜退的完整路径

电子发烧友网报道（文/梁浩斌）随着 AI应用对算力需求的爆发增长，数据 中心互连的要求提高，光模块逐渐从800G迈向1.6T之后，CPO技术也开始受到行业重视。而 英伟达、 博通等厂商近几年不断强调CPO的重要性，也使得CPO已经在业界成为了一个共识：数据中心互连技术的未来，需要CPO技术的支撑。

CPO即共封装 光学，是将光学 收发器直接与交换芯片/计算芯片集成在同一封装中的一种技术。传统的可插拔光学模块虽然在较低数据速率下仍有应用空间，但随着数据中心内部流量以近30%的复合年增长率激增，在 信号完整性、功率效率和带宽密度方面面临挑战。CPO通过最小化 电气链路长度，在早期实现中将功耗降低30-50%，并支持每秒超过800G和1.6T的高数据速率。

在数据中心互连技术的演变中，从传统铜线到光纤，再到CPO，尤其是CPO技术中还存在多个发展阶段。下文就将通过六个部分，来回顾和展望数据中心互连技术的演变。

DAC 电缆 （铜质直接连接电缆）

在最早的数据中心内部互连中，数据传输是通过铜缆进行的，在这个阶段的架构是以交换芯片（Switch）通过O SFP/QSFP-DD 连接器连接到DAC电缆为主，支持112G LR速率。主要特点在于依赖纯电气连接，适用于短距离数据传输，比如数据中心内部的机架间连接。优点包括成本低廉、部署简单，且无需光学转换设备，功耗也较低。然而，缺点也非常显著，包括铜线信号衰减严重，传输距离有限（通常仅几米），功耗较高，无法满足高密度和高速度的应用需求。这一阶段代表了早期数据中心的低带宽解决方案，随着数据爆炸增长，已逐渐被光学技术取代。

可插拔光 模块

进入光 通信时代，最广泛应用的也是现阶段常见的可插拔光模块。交换芯片通过OSFP/QSFP-DD/COBO连接器连接到TRX（光收发器）模块，再延伸到光纤，支持112G VSR（极短距离）/C2M（芯片到模块） 接口。

这种模式中，光模块支持热插拔，维护和升级都较为方便，优点就在于灵活性高，标准化的光模块易于替换升级，可以扩展传输距离并提升带宽。而缺点是交换芯片到板边缘的电气链路仍然较长，导致导致信号损失和功耗增加，同时TRX采用Re timer和均衡器实现信号处理，功耗也较高。目前主流的数据中心内，中距离连接普遍采用光模块，但随着AI算力的需求不断增长，未来将逐渐难以应对AI负载的需求。

当然，目前针对成本和800G解决方案的需求，也演变出LPO（线性可插拔光学）和LRO（线性接收光学）两种技术路径。

LPO是一种低功耗的可插拔光学模块技术，它通过直接驱动光学组件，而非依赖传统的 DSP进行信号重定时和补偿。在传统光学模块中，DSP负责处理信号失真、 时钟恢复和均衡，但这会消耗大量功率，尤其对于800G及以上速率的光模块中。LPO则将DSP功能移到主机侧，比如 交换机 ASIC上，从而简化模块设计，实现更低的功耗、更低成本和更低延迟。

而为了进一步降低功耗，在LPO的基础上也演变出LRO技术。LRO同样是省去DSP，相比LPO更加强调接收端的信号线性化，结合硅光技术实现高集成度，相比LPO的功耗更低，并在未来可以与CPO结合提升系统的整体效率。

板载光模块（OBO）

作为过渡阶段，OBO将光学模块移到电路板上。结构上，交换芯片通过COBO连接器连接到TRX，再经被动连接器到光纤，仍使用112G VSR/C2M接口。

特点在于缩短了电气链路，提高了集成度。优点包括减少板边缘连接，提升密度和效率；被动连接器简化了光纤管理。缺点是模块仍独立于Switch，热管理和功耗优化有限，无法实现更深层的集成。这一阶段适合需要更高密度的系统，但尚未达到CPO的完整潜力。

2.5D共封装光学

CPO技术的真正起点是2.5D CPO，这个阶段的互连速率可以高达25Tb/s甚至50Tb/s，远超传统可插拔模块。2.5D CPO中交换芯片ASIC直接与光学引擎封装在同一基板上，核心结构基于硅中介层，将多个芯片并排放置，通过铜柱微凸点实现电气连接，以支持高密度互连。相比3D堆叠，2.5D的侧向布局简化了制造工艺，但仍可以提供比2D封装更高的集成度。

来源：APNIC Blog

2.5D CPO特点在于引入模块化芯片组设计，将Switch分解为可定制组件，进一步集成光学引擎。通过缩短电气链路长度，减少信号损失和功率消耗。博通和英伟达的报告显示，与传统光模块相比，2.5D CPO功率效率可提升3.5倍以上，每bit功耗降至<5 pJ/bit。

而缺点是芯片组集成增加了设计复杂度，中介层对准和键合要求高，需要先进封装技术。这一阶段针对未来超大规模数据中心，支持Tb/s级AI训练应用，英伟达、博通已经有部分交换机产品应用了这项技术。

2.5D Chiplet CPO

2.5D Chiplet CPO是2.5D CPO的高级变体，将chiplet设计融入到2.5D封装框架内，实现光学和电子组件的模块化集成。其核心同样是基于硅中介层，通过RDL和 TVS连接多个Chiplet，支持高密度互连。其中，交换芯片被分解成多个小的Chiplet，比如将计算、I/O、内存等模块分解，与 PIC并排放置。

而光学组件包括激光器、调制器、 探测器等与Chiplet异构集成，这种设计可以独立优化每一个模块，便于升级和定制。在制造层面上，Chiplet间的对准和互连要求高，可能增加制造难度。总体来看，2.5D Chiplet CPO是CPO迈向3D封装的过渡阶段。

3D CPO

通过3D封装，CPO技术达到了最先进的阶段。通过垂直堆叠光学和电子组件，实现更高的集成度和性能优化，并解决了2.5D CPO的面积限制和信号延迟问题，能够支持超过100Tb/s的带宽。

来源：Alphawave semi

3D CPO的核心结构基于垂直堆叠和TSV技术，将光学和电子层叠加，实现无缝集成。硅光子芯片作为基底层，集成激光器、波导、光学切换和路由功能。上层堆叠电子 集成电路如ASIC和PIC，通过TSV和微凸点实现层间互连，实现更短的迹线，减少信号损失。

计算芯片如ASIC，被多个硅光子IC收发器芯片组包围，垂直堆叠在中介层上。光学引擎包括调制器、探测器和光纤阵列单元FAU，直接与电子层 耦合。激光源则置于基底层，光信号通过波导垂直传输到上层。外部光纤通过FAU连接，支持高密度接口如USR/XSR。

相比2.5D的侧向布局，3D堆叠减少了占用面积，实现更紧凑的设计。但与此同时，其面临的制造和热管理难度也非常大，制造中层间对准和TSV要求高，良率较低，成本较高；垂直堆叠增加热密度，需要有更好的散热方案。

总体来说，3 DCPO通过垂直堆叠实现光学与电子的深度融合，提供超高性能、低功耗的解决方案。它在结构上强调层叠集成，在特点上突出密度和效率，是未来的CPO技术趋势之一。

写在最后：

从铜线DAC到3D CPO的六个发展阶段背后，是数据中心互连需求不断提高的需求，高速互连逐步从电气依赖转向光学主导，并在光学阶段进一步出现多种技术路径的演变。未来，随着制造技术的成熟，光学技术将推动数据中心向更高算力、更高效的方向发展。